# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-004126

(43) Date of publication of application: 06.01.1998

(51)Int.CI.

H01L 21/60 H01L 23/12 H05K 3/32 H05K 3/46

(21)Application number: 08-175646

(71)Applicant : SONY CORP

(22)Date of filing:


14.06.1996


(72)Inventor: OKUHORA AKIHIKO

## (54) MOUNTING BOARD, ELECTRONIC COMPONENT MOUNTING, AND SEMICONDUCTOR DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To enable practically sufficient reduction in layout spacing between electronic components at a point where noise prevention and high-density mounting are to be performed.

SOLUTION: Electrodes 35, 36A of electronic components 34, 36 are joined with lands 37A of a wiring board 31 via an anisotropic conductive member 42, and the electronic components 34, 36 and the wiring board 31 are held in an integral manner. Thus, since the spacing between the electronic components 34, 36 does not depend upon the cutting accuracy of the anisotropic conductive member 42 or the positioning accuracy with respect to the wiring board 31, the layout spacing between the electronic components 34, 36 may be significantly reduced. Thus, a mounting board, an electronic component mounting method and a semiconductor device which enable high-density mounting may be realized.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-4126

(43)公開日 平成10年(1998) 1月6日


(51)Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	ΡI			技術表示箇所
H01L	21/60	3 1 1		H01L 2	21/60	311	S
	23/12			H05K	3/32	1	В
H05K	3/32				3/46 Q		
	3/46			H01L 23/12		F L	
_				審査請求	未請求	請求項の数7	FD (全 9 頁)
(21)出願番号		特願平8-175646		(71)出願人	<b>↓</b> 000002185		
					ソニーを	未式会社	
(22)出願日		平成8年(1996)6月14日			東京都品	机区北岛川67	「目7番35号
				(72)発明者	奥洞 明	<b>月彦</b>	
					東京都品	3川区北岛川6门	「目7番35号ソニー
					株式会社	比内	
				(74)代理人	弁理士	田辺 恵基	
				1			
				1 .	•		

### (54) 【発明の名称】 実装基板、電子部品実装方法及び半導体装置

## (57)【要約】

【課題】ノイズ対策及び高密度実装する点において、各電子部品の配置間隔を実用上十分に近づけることが困難な問題があつた。

【解決手段】異方性導電部材(42)を介して各電子部品(34、36)の各電極(35、36A)をそれぞれ配線基板(31)の対応するランド(37A)に接合すると共に、各電子部品(34、36)と配線基板(31)とを一体に保持する。これにより、各電子部品(34、36)の間隔は異方性導電部材(42)の切取り精度及び配線基板(31)に対する位置決め精度に依存しないので、各電子部品(34、36)の配置間隔を大幅に決めることができる。かくして高密度実装し得る実装基板(30)、電子部品実装方法及び半導体装置を実現することができる。






図1 実施例による実装基板の構成

#### 【特許請求の範囲】

【請求項1】複数の電子部品と、

一方の面に上記複数の電子部品の各電極に対応したラン ドが設けられた配線基板と、

1

上記各電子部品の上記各電極をそれぞれ配線基板の対応 する上記ランドに接合すると共に、上記各電子部品と上 記配線基板とを一体に保持する異方性導電部材とを具え ることを特徴とする実装基板。

【請求項2】上記各電子部品の上記各電極が設けられて いる面と対向する面側を被覆する絶縁性樹脂を具えると 10 とを特徴とする請求項1に記載の実装基板。

【請求項3】複数の電子部品の各電極に対応させて一方 の面にランドが設けられた配線基板を作製する第1の工

上記複数の電子部品の上記各電極をそれぞれ異方性導電 部材を介して上記配線基板の対応する上記ランドに接合 すると共に、上記異方性導電部材を介して上記複数の電 子部品及び上記配線基板を一体に保持する第2の工程と を具えることを特徴とする電子部品実装方法。

いる面と対向する面側から絶縁性樹脂を滴下することに より、当該絶縁性樹脂によつて上記複数の電子部品を被 覆する第3の工程を具えることを特徴とする請求項3に 記載の電子部品実装方法。

【請求項5】配線基板の一方の面に実装される半導体装 置において、

複数の電子部品と、

一方の面に上記複数の電子部品の各電極に対応したラン ドが設けられた配線基板と、

上記各電子部品の上記各電極をそれぞれ配線基板の対応 30 する上記ランドに接合すると共に、上記各電子部品と上 記配線基板とを一体に保持する異方性導電部材とを具え ることを特徴とする半導体装置。

【請求項6】上記各電子部品の上記各電極が設けられて いる面と対向する面側を被覆する絶縁性樹脂を具えると とを特徴とする請求項5に記載の半導体装置。

【請求項7】上記配線基板は、

他方の面に設けられたランドと、

上記ランド上に設けられた電気的接続手段とを具えると とを特徴とする請求項5に記載の半導体装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術(図7及び図8)

発明が解決しようとする課題

課題を解決するための手段

発明の実施の形態

- (1) 第1実施例(図1及び図2)
- (2) 第2実施例(図3)

(3)他の実施例(図4~図6)

発明の効果

[0002]

【発明の属する技術分野】本発明は実装基板、電子部品 実装方法及び半導体装置に関し、例えば多層配線基板の 一方の面にベアチツブ及びチップ部品が実装されてなる 実装基板、電子部品実装方法及び半導体装置に適用して 好適なものである。

[0003]

【従来の技術】従来、エンジニアリングワークステーシ ヨン (Engineering Work Station、EWS) やパーソナ ルコンピユータ等の情報処理装置においては、並列処理 化の促進及びクロック速度の高速化によつて処理能力が 向上していると同時に、半導体集積化技術及び実装技術 の向上に伴つて、との種の情報処理装置は小型化されて きている。

【0004】またこの種の情報処理装置においては、取 り扱う情報量が増加し、これに伴つてシステムクロツク も高速化している。さらにセルラ電話、ISDN (Inte 【請求項4】上記各電子部品の上記各電極が設けられて 20 grated Services Digital Network 、総合デイジタル通 信サービス網) やパーソナルコンピュータ等の情報通信 (ネツトワーク)技術の向上に伴つて、様々な機器に高 周波通信ブロツクや光速シリアルインタフエース等が用 いられている。

> 【0005】このように特に情報処理分野や情報通信分 野では、情報のデイジタル化及び信号の高速化に伴つて システムが変化しており、上述のようなパーソナルコン ピユータ等の機器に用いられる高周波回路ブロックにお ける低ノイズ化及び機器の小型化が望まれている。この ような要望を実現するため、半導体チップの実装方法と して、マルチチツプモジユール (Multichip Module、M CM) やフリツブチップ実装等のベアチップ実装が利用 されている。

【0006】通常、ベアチツブを用いたフリツブチツブ 実装においては、当該ベアチップの回路面に形成された 複数の電極(以下、これをパッドと呼ぶ)上にそれぞれ はんだ等でなるバンプを形成した後、ベアチップの回路 面とマザーボードの一方の面とを対向させてベアチップ の各バンプをそれぞれマザーボードの一方の面に配設さ 40 れた対応するランドに接合させることにより、当該マザ ーボードの一方の面にベアチップを実装するようになさ れている。

【0007】なおベアチップが実装されるマザーボード としては、通常、ガラスエポキシ又はガラスポリイミド 等の有機基板と所定の配線パターンとが順次積層されて なる多層配線基板、アルミナ又はムライト等のセラミツ ク基板と所定の配線パターンとが順次積層形成されてな る多層配線基板又はシリコン基板の一方の面に銅等でな る所定の配線パターン層とポリイミド層とが順次積層形 50 成されてなる多層配線基板等が用いられる。

【0008】このフリップチップによる実装としては、 ベアチツブのパツド上に高融点はんだでなるパンプを形 成し、マザーボード上にはんだプリコートを行うことに より、ベアチツブの各パツドとマザーボードの対応する 各ランドとを接続するはんだフリップチップ法や、ベア チツプの各パツド上にAu(金)ワイヤボンディング法 を用いてAuバンプを形成し、Ag(銀)ペースト等の 導電性ペーストをバンプ上に適量だけ転写した後、ベア チツブをマザーボード上に直接マウントする導電性樹脂 フリツブチツブ法などがある。

【0009】ととではんだフリップチップ実装によつて マザーボードの一方の面にベアチップが実装された実装 基板の一例を図7に示す。図7(A)及び図7(B)に 示すように、この実装基板1においては、ベアチップ2 の回路面2Aの最外周に沿つて所定ピッチに複数設けら れたパツド3と、これら各パツド3に対応してマザーボ ード4の一方の面4Aに設けられたランド5とが例えば 高融点はんだでなるパンプ6を介して接合することによ り、当該マザーボード4の一方の面4Aにベアチツブ2 が実装されている。またとの実装基板1においては、抵 20 抗やコンデンサ等のノイズ対策部品であるチツブ部品7 がはんだ8によつてマザーボード4の一方の面4Aの対 応するランド5に実装されている。

【0010】この場合、マザーボード4はセラミツク基 板9と銅等でなる所定の配線パターン層10とが交互に 積層形成されてなり、当該マザーボード4の一方の面4 A及び他方の面4Bの所定の領域にはソルダレジスト1 1が形成されている。またマザーボード4の一方の面4 Aの各ランド5上には例えば共晶はんだでなるはんだプ 装基板 1 においては、リフロー時、髙融点はんだは溶融 せず、かつ共晶はんだが溶融する程度の温度ではんだプ リコート層12がリフローされ、溶融したはんだプリコ ート層12が各バンプ6に溶着される。

【0011】またこの実装基板1においては、マザーボ ードの一方の面4Aにベアチツブ2が実装された後、当 該マザーボード4の一方の面4Aとベアチツブ2の回路 面2Aとの間の間隙に絶縁性樹脂13が充填されてベア チツプ2が封止される。 これにより、 マザーボード4 と ベアチップ2との熱膨張係数の違いに起因して各バンプ 40 6に応力が集中することにより生ずる各パンプ6の破損 を防止するようになされている。

【0012】ここで図7(B)に示すように、ベアチッ プ2の周囲には絶縁性樹脂13を封入したときチップ部 品7が絶縁性樹脂13によつて固着することを防止する ための部品搭載禁止領域14が形成されている。この場 合、絶縁性樹脂13を封入する側の部品搭載禁止領域1 4Aは、当該絶縁性樹脂13を封入する封入口となるた め大きく形成されている。

てベアチップ2を封止する必要があるフリップチップ実 装の場合、上述のように部品搭載禁止領域14を設ける 必要があるため、その分べアチップ2とチップ部品7と の配置間隔が大きくなり、この結果実装密度が低下する と共にノイズの低減化を損なうおそれがある。特にデイ ジタル回路の場合にはベアチップ2 にノイズ対策部品で あるデカツブリングコンデンサや終端抵抗を実装する場 合が多いため、絶縁性樹脂13による封止が必要なフリ ツブチツブ実装を行つた場合には、実装密度が低下する 10 と共にノイズの低減化を損なうおそれがある。

【0014】そこでこのような問題を解決するための1 つの方法として、異方性導電フィルム(Annisotropic C onductive Film、ACF)を用いたフリツブチツブ実装 法が提案されている。ととで異方性導電フィルム(接着 剤)を用いた実装基板の一例を図7との対応部分に同一 符号を付して示す図8に示す。

【0015】この実装基板20においては、各パツド3 上に例えばAuワイヤボンディング法を用いてAuバン プ21が形成されたベアチツブ2の回路面2Aを、マザ ーボード4の一方の面4Aにパッド3に対応して設けら れた各ランド5を覆うように接着された異方性導電フィ ルム22に対して、例えば100 ~ 240 (℃) の圧着温 度、50~40〔秒〕の圧着時間、1パンプ当たり5~100 (g)の圧力で熱圧着することにより、マザーボード4 の一方の面4Aにベアチツブ2が実装されている。

【0016】この場合、ベアチツプ2においては、回路 面2Aに設けられた各パツド3上には、例えばチタン、 白金、金でなる金属被膜層が順次積層形成されてなるB LM (Ball Limiting Metal ) 膜層23が形成されてお リコート層12が形成されている。これにより、この実 30 り、当該各BLM膜層23上にそれぞれAuバンプ21 が形成されている。このBLM膜層23はAuバンプ2 1のパツド3への拡散を防止するようになされている。 ここでこの実装基板20においては、各バンプ21が異 方性導電フィルム22中に均一に分散された導電性粒子 22Aを介してマザーボード4の各ランド5に接合され ることにより、ベアチップ2の各パッド3とマザーボー ド4の対応するランド5が電気的に接合するようになさ れている。

[0017]

【発明が解決しようとする課題】ところでこの異方性導 電フイルムを用いたフリツブチツブ実装法では、マザー ボード4の一方の面4Aに異方性導電フイルム22を位 置合わせして仮付けを行う際、ノイズ対策チツブ部品7 をできる限りベアチップ2の近傍に配設すれば、高密度 実装及びノイズの低減化を実現することができると考え

【0018】ところがかかる方法によつてベアチップ2 及びチップ部品7をマザーボード4に実装する場合、異 方性導電フィルムの周縁部の位置がベアチップ2とチッ 【0013】ところがとのように絶縁性樹脂13によつ 50 プ部品7との間に配置されるように、異方性導電フィル

ム22を大きな異方性導電フィルムから切り取る必要が あると共に、切り取つた異方性導電フィルム22をマザ ーボード4に対して位置決めしなければならない。この 場合、互いに隣り合うベアチップ2及びチップ部品7 は、大きな異方性導電フィルムから各ベアチツプ2に対 応した大きさの異方性導電フイルム22を切り取る際に 生ずる寸法誤差と、当該切り取られた異方性導電フィル ム22をマザーボード4の一方の面4Aに接着する際の 位置決め誤差を考慮して、これら寸法誤差及び位置決め 対策及び高密度実装する点においてベアチップ2とチッ プ部品7との配置間隔を実用上十分に近づけることが困 難な問題があつた。

【0019】本発明は以上の点を考慮してなされたもの で、高密度実装し得る実装基板、電子部品実装方法及び 半導体装置を提案しようとするものである。

#### [0020]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、異方性導電部材を介して各電子部 品の各電極をそれぞれ配線基板の対応するランドに接合 20 気的に接合されている。 すると共に、各電子部品と配線基板とを一体に保持す る。異方性導電部材上に各電子部品が配置されるので、 各電子部品の間隔は異方性導電部材の切取り精度及び配 線基板に対する位置決め精度に依存せず、各電子部品の 配置間隔を大幅に狭めることができる。

#### [0021]

【発明の実施の形態】以下図面について、本発明の一実 施例を詳述する。

#### 【0022】(1)第1実施例

図1において、30は全体として実装基板を示し、マザ 30 ーボード31はガラスエポキシ基板32と所定の配線パ ターン層33とが交互に積層形成されてなる。このマザ ーボード31の一方の面31Aには、電子部品としての ベアチップ34の回路面34Aに設けられた各バッド3 5と、当該ベアチップ34の周囲に配置された電子部品 としてのチップ部品36の一方の面に設けられた電極3 6Aとにそれぞれ対応したランド37Aが、例えばCu (銅) 箔をエツチングすることにより形成されている。 またマザーボード31の他方の面31Bにも例えばCu 箱をエツチングすることにより複数のランド37Bが形 40 【0028】続いてベアチップ34の回路面34Aに対 成されている。

【0023】また各ランド37A上にはニッケル(N i)/金(Au)めつき層38が形成されており、これ によりベアチツブ34の各パット35上にBLM膜層3 9を介して形成されたAuパンプ40とランド37Aと の接続抵抗を低下させると共に、Auバンプ40とラン ド37Aとの導電性を向上させ得るようになされてい る。またマザーボード34の一方の面34A及び他方の 面34Bの所定の領域にはソルダレジスト41が形成さ れている。

【0024】ベアチツブ34の回路面34Aには当該回 路面34Aの最外周に沿つて例えばA1、A1S、又は AIS、C、でなるパツド35が複数設けられており (図1(B))、当該各パッド35上にはそれぞれBL M膜層39が形成されている。またBLM膜層39上に はそれぞれAuバンプ40が形成されており、このBL M膜層39はAuパンプ40のパツド35への拡散を防 止し得るようになされている。

6

【0025】 ここでマザーボード31の一方の面31A 誤差よりも大きな間隔で配置しなければならず、ノイズ 10 には、所定の厚みでなる接着フィルム状の異方性導電フ イルム42が各ランド37Aを覆うように接着されてお り、この異方性導電フィルム42はマザーボード31、 ベアチツブ34及びチツブ部品36を一体に保持するよ うになされている。との異方性導電フィルム42中に は、プラスチツクボールに例えばAu及びNi等がめつ きされた直径約2~10〔µm〕の導電性粒子42Aが均 一に分散されており、ベアチツブ34の各バンブ35と チツプ部品36の電極36Aとはこの導電性粒子42A を介してマザーボード31の対応するランド37Aに電

> 【0026】また図1(B)に示すように、異方性導電 フイルム42の大きさは、ベアチツブ34及び当該ベア チップ34の周囲に配置されるチップ部品36を当該異 方性導電フィルム42を介してマザーボード31の一方 の面31Aに実装し得るような大きさに選定されてい る。

【0027】 ことでマザーボード31の一方の面31A にベアチップ34及びチップ部品36を実装する工程を 図2に示す。まずベアチップ34の回路面34Aに設け られた各パツド35のBLM膜層39上に、例えばワイ ヤボンデイングツールを用いてAuバンブ40を形成す る。続いてマザーボード31を作製した後、当該マザー ボード31の他方の面31Bを所定の支持装置43によ つて支持した状態で、マザーボード31の一方の面31 Aに、各ランド37Aを覆うような所定の大きさでなる 異方性導電フイルム42を仮付けする。この場合、異方 性導電フイルム42のガラス転移点温度以下の温度で当 該異方性導電フイルム42をマザーボード31の一方の 面31Aに仮付けする(図2(A))。

向する他方の面34Bを所定の吸着装置44で吸着し、 ベアチップ34の回路面34Aをマザーボード31の一 方の面31Aに対向させると共に、ベアチップ34の各 バッド35をマザーボード31の対応する各ランド37 Aに位置決めした後、 100~ 240 [℃] の圧着温度、5 ~40〔秒〕の圧着時間、1パンプ当たり5~100 〔g〕 程度の圧力の熱圧着条件でベアチップ34を異方性導電 フイルム42に対して熱圧着する(図2(B))。 【0029】次にチツブ部品36の電極36Aをマザー

50 ボード31の対応するランド37Aに位置決めした後、

加熱ヘッドを有するツール (図示せず) を用いて上述の 熱圧着条件でチツブ部品36を異方性導電フイルム42 に対して熱圧着させることにより、当該チツブ部品36 をマザーボード31の一方の面31Aに固定させる(図 2(C))。このときベアチツブ34の各パツド35に 設けられたパンプ39及びチップ部品36の電極36A と、マザーボード31の対応するランド37Aとは、異 方性導電フィルム42中に存在する導電性粒子42Aを 介して電気的に接合される。かくしてマザーボード31 が機械的及び電気的に実装される。

【0030】以上の構成において、との実装基板30で は、異方性導電フイルム42上にベアチツブ34及びチ ツブ部品36を配置したことにより、異方性導電フイル ム42の周縁部の位置を、チップ部品36の外側に配置 することができるので、1つの大きな異方性導電フィル ムから異方性導電フィルム42を切り取る際の切り取り 精度及び当該切り取つた異方性導電フィルム42をマザ ーポード31に対して接着する際の位置決め精度を従来 の実装基板20に比して大幅に緩和することができる。 従つてベアチップ34とチップ部品36との間隔は異方 性導電フィルム42の切取り精度及びマザーボード31 に対する位置決め精度に依存しないので、従来の実装基 板20に比してベアチップ34とチップ部品36との間 隔を大幅に狭くすることができる。

【0031】またこの実装基板30では、異方性導電フ イルム42上にベアチツプ34及びチツプ部品36を配 置したことにより、ベアチツプ34とチツプ部品36と を同じ方法でマザーボード31に実装し得るので、従来 法でチップ部品を実装する場合に比して、実装工程を簡 易化し得ると共に実装時間を短縮することができる。

【0032】またこの実装基板30では、ベアチップ3 4及びチツプ部品36は異方性導電フイルム42中の導 電性粒子42Aを介してマザーボード31の対応するラ ンド37Aと電気的に接続されるので、ベアチップ34 及びチップ部品36をマザーボード31の対応するラン ド37Aと低抵抗で接続することができる。またこの実 装基板30では、異方性導電フイルム42上にベアチツ ブ34及びチツブ部品36を配置したことにより、はん 40 だを使用していない分、実装基板30を軽量化し得ると 共に、当該実装基板30を廃棄処分する際にはんだの廃 棄を防止することができる。

【0033】さらにこの実装基板30では、マザーボー ド31の一方の面31Aに設けられた各ランド37A上 にNi/Auめつき層38が形成されているので、ベア チップ34及びチップ部品36とマザーボード31との 接続抵抗を低下させることができると共に、マザーボー ド31の各ランド37Aとベアチップ34の各パッド3

せることができる。

【0034】以上の構成によれば、ベアチツブ34の各 パツド35とチツブ部品36の電極36Aとをそれぞれ 異方性導電フイルム42を介してマザーボード31の対 応するランドに接合すると共に、異方性導電フイルムを 介してベアチツブ34及びチツブ部品36とマザーボー ド31とを一体に保持したことにより、1つの大きな異 方性導電フイルムから異方性導電フイルム42を切り取 る際の切取り精度及び当該切り取つた異方性導電フィル の一方の面31Aにベアチツブ34及びチツブ部品36 10 ム42をマザーボード31に対して接着する際の位置決 め精度を従来の実装基板20に比して大幅に緩和するこ とができるので、従来の実装基板20に比してベアチッ プ34と当該ベアチツブ34の周囲に配置されるチツブ 部品36との間隔を大幅に狭くすることができる。また ベアチップ34及びチップ部品36を同じ方法でマザー ボード31に対して実装し得るので、実装工程を簡単に できる。かくして簡易な工程によつて高密度実装し得る 低ノイズの実装基板30及び実装方法を実現することが できる。

8

【0035】(2)第2実施例

図1との対応部分に同一符号を付して示す図3におい て、50は全体として半導体装置を示し、ベアチツブ3 1及びチップ部品36が異方性導電フイルム42を介し て、ガラスエポキシ基板51及び所定の配線パターン層 52が交互に積層形成されてなる多層配線基板53の一 方の面53Aに実装されたチップサイズパッケージで構 成されている。

【0036】この半導体装置50は、ベアチツブ34の 各パツド35上に設けられたAuパンプ39とチップ部 の実装基板1及び20のようにペアチツブとは別個の方 30 品36の電極36Aとは、異方性導電フイルム42中に 存在する導電性粒子42Aを介して多層配線基板53の 一方の面53Aに設けられた対応するランド54Aに電 気的に接合されていると共に、異方性導電フイルム42 を介してベアチップ34及びチップ部品36と多層配線 基板53とが一体に保持されている。またこの半導体装 置50の場合、ベアチツブ34及びチップ部品36は、 当該ベアチップ34の回路面34Aと対向する面34B 側及びチップ部品36の電極36Aが形成される面と対 向する面側がエポキシ樹脂55によつて覆われている。 【0037】またこの半導体装置50は、多層配線基板 53の他方の面53Bに設けられた各ランド54B上 に、 0.3~ 1.0 (mm) 程度のピツチではんだボール5 6 が形成されたいわゆるBGA (Ball Grid Array )で構 成されており、マザーボードに実装し得るようになされ ている。この場合、多層配線基板53の他方の面53B に設けられた各ランド54Bにはんだボール56を形成 せずに、多層配線基板53の他方の面53B側のランド 54Bを剥き出しの状態にしてもよい。

【0038】以上の構成において、この半導体装置50 5及びチツブ部品36の電極36Aとの導電性を向上さ 50 では、異方性導電フイルム42上にベアチツブ34及び

チップ部品36を配置したことにより、異方性導電フィ ルム42の周縁部の位置を、チップ部品36の外側に配 置することができるので、1つの大きな異方性導電フィ ルムから異方性導電フイルム42を切り取る際の切り取 り精度及び当該切り取つた異方性導電フイルム42を多 層配線基板53に対して接着する際の位置決め精度を従 来の半導体装置に比して大幅に緩和することができる。 従つてベアチツブ34とチツブ部品36との間隔は異方 性導電フイルム42の切取り精度及び多層配線基板53 に対する位置決め精度に依存しないので、従来の半導体 10 装基板30について述べたが、本発明はこれに限らず、 装置に比してベアチップ34とチップ部品36との間隔 を大幅に狭くすることができる。

【0039】またこの半導体装置50では、異方性導電 フイルム42上にベアチップ34及びチップ部品36を 配置したことにより、ベアチツブ34とチツブ部品36 とを同じ方法で多層配線基板53に対して実装し得るの で、従来の実装方法に比して実装工程を簡易化し得ると 共に実装時間を大幅に短縮することができる。またこの 半導体装置50では、ベアチツブ34及びチツブ部品3 して多層配線基板53の対応するランド54Aと電気的 に接続されるので、ベアチップ34及びチップ部品36 を多層配線基板53の対応するランド54Aと低抵抗で 接続することができる。

【0040】またこの半導体装置50では、異方性導電 フイルム42上にベアチツブ34及びチツブ部品36を 配置したことにより、はんだを使用していない分、半導 体装置50を軽量化し得ると共に、当該半導体装置50 を廃棄処分する際にはんだの廃棄を防止することができ 一方の面53Aに設けられた各ランド54A上にNi/ Auめつき層38が形成されているので、ベアチップ3 4及びチップ部品36と多層配線基板53との接続抵抗 を低下させるととができると共に、多層配線基板53の 各ランド54Aとベアチツブ34の各パツド35及びチ ツブ部品36の電極36Aとの導電性を向上させること ができる。

【0041】またこの半導体装置50では、半導体装置 50の実装密度を従来の半導体装置に比して高密度にし 密度を向上させることができる。さらにこの半導体装置 50では、ベアチップ34及びチップ部品36がエポキ シ樹脂55によつて被覆されているので、半導体装置5 0を外部から保護することができる。

【0042】以上の構成によれば、異方性導電フィルム 42上にベアチツブ34及びチツプ部品36を配置した ことにより、1つの大きな異方性導電フイルムから異方 性導電フイルム42を切り取る際の切り取り精度及び当 該切り取つた異方性導電フイルム42を多層配線基板5 3に対して接着する際の位置決め精度を従来の半導体装 50 面73B側の各ランド74Bを剥き出しの状態にしても

置に比して大幅に緩和することができるので、従来の半 導体装置に比してベアチップ34と当該ベアチップ34 の周囲に配置されるチツブ部品36との間隔を大幅に狭 くすることができる。かくして簡易な工程によつて高密 度実装し得る低ノイズの半導体装置50を実現すること ができる。

#### 【0043】(3)他の実施例

なお上述の実施例においては、異方性導電フィルム42 上にベアチップ34及びチップ部品36が配置された実 図4に示すように、ベアチツブ34の回路面34Aと対 向する面側及びチップ部品36の電極36Aが形成され ている面と対向する面側を、例えばエポキシ樹脂61に よつて被覆するようにしても上述の実施例と同様の効果 を得ることができる。

【0044】このエポキシ樹脂61を形成する工程は、 図2 (C) に示す工程を実行した後、低粘度の液状樹脂 (例えばエポキシ樹脂)を、例えばディスペンサ等を用 いてベアチツブ34の回路面34Aと対向する面及びチ 6は異方性導電フイルム42中の導電性粒子42Aを介 20 ツブ部品36の電極36Aが形成されている面と対向す る面上に滴下した後、硬化させることにより行われる。 これにより、ベアチツプ34及びチツプ部品36がエポ キシ樹脂61によつて封止されるので実装基板30を外 部から保護することができる。

【0045】また上述の実施例においては、本発明をチ ツブサイズパツケージで構成される半導体装置50に適 用した場合について述べたが、本発明はこれに限らず、 図3との対応部分に同一符号を付して示す図5に示すよ うに、マルチチツブモジュール型の半導体装置70に本 る。またこの半導体装置50では、多層配線基板53の 30 発明を適用しても上述の実施例と同様の効果を得ること ができる。

【0046】図5に示すように、半導体装置70はベア チップ34の各パッド35及びチップ部品36の電極3 6Aと、ガラスエポキシ基板71及び所定の配線パター ン層72が交互に積層形成されてなる多層配線基板73 の一方の面73Aに設けられた対応するランド74Aと が、異方性導電フイルム42中の導電性粒子42Aを介 して電気的に接合されることにより、多層配線基板73 の一方の面73Aにベアチップ34及びチップ部品36 得るので、マザーボードに対する半導体装置50の実装 40 が実装されて構成されている。この場合、上述の半導体 装置50と同様にベアチツブ34及びチツブ部品36を エポキシ樹脂61によつて封止してもよい。

> 【0047】またこの半導体装置70の場合、多層配線 基板73の他面73Bに設けられた各ランド74B上に 所定のピッチで例えばCuでなるはんだボール75が形 成されたいわゆるBGAで構成されており、マザーボー ドに実装し得るようになされている。ここで多層配線基 板73の他面73Bに設けられた各ランド74上にはん だポール75を形成せずに、多層配線基板73の他方の

よい。

【0048】さらに図6に示すように、半導体装置70 において、はんだボール75に代えて、多層配線基板7 3の他方の面73Bにピン型コネクタ76を装着しても よい。この場合、ピン型コネクタ76は多層配線基板7 3の他方の面73Bに設けられた各ランド74Bと電気 的に接続される。従つて半導体装置70をマザーボード に実装する際、当該半導体装置70を容易に取り扱うと とができると共に、当該半導体装置70を容易に交換す ることができる。このピン型コネクタ76は半導体装置 10 50にも適用することができ、同様の効果を得ることが できる。

【0049】また上述の実施例においては、ベアチップ 34をマザーボード31に実装した後、チツプ部品36 をマザーボード31に実装した場合について述べたが、 本発明はこれに限らず、チツブ部品36をマザーボード 31に実装した後、ベアチップ34をマザーボード31 に実装するようにしても上述の実施例と同様の効果を得 ることができる。また上述の実施例においては、ベアチ に実装した場合について述べたが、本発明はこれに限ら ず、ベアチップ34及びチップ部品36を一括してマザ ーボード31に実装してもよい。この場合、ベアチツブ 34及びチップ部品36を同一工程でマザーボード31 に実装し得るので、実装工程を一段と簡易化することが できると共に、実装時間を一段と短縮することができ る。

【0050】また上述の実施例においては、ベアチツブ 34及びチップ部品36を異方性導電フイルム42のガ した後、ベアチップ34及びチップ部品36をマザーボ ード31に熱圧着して実装した場合について述べたが、 本発明はこれに限らず、ベアチツブ34及びチツブ部品 36を異方性導電フイルム42のガラス転移点温度以下 の温度でマザーボード31に仮付けし、ベアチツブ34 及びチップ部品36の導通テスト及び動作テストを行つ た後、これらベアチップ34及びチップ部品36を一括 して熱圧着するようにしてもよい。これにより、実装基 板30の不良品の発生を未然に防止することができる。 【0051】また上述の実施例においては、100~240 40

【℃】の圧着温度、5~40〔秒〕の圧着時間、1バンプ 当たり5~10 (g)程度の圧力の熱圧着条件でベアチッ プ34及びチップ部品36を異方性導電フィルム42に 対して熱圧着した場合について述べたが、本発明はこれ に限らず、要はベアチップ34及びチップ部品36を異 方性導電フィルム42に熱圧着し得れば、この他種々の 熱圧着条件でベアチップ34及びチップ部品36を異方 性導電フィルム42に対して熱圧着してもよい。

【0052】また上述の実施例においては、一方の面に 複数の電子部品の各電極に対応したランドが設けられた SO 【図2】本発明による実装基板の製造工程の一実施例を

12

配線基板として、マザーボード34、多層配線基板53 及び多層配線基板73を用いた場合について述べたが、 本発明はとれに限らず、一方の面に複数の電子部品の各 電極に対応したランドが設けられた配線基板として、紙 エポキシ基板、アラミド基板、ポリイミド基板及びビス マレイドトリアジン(BT)-レジン基板等の有機配線 基板、アルミナ、ムライト及びガラスセラミツク等のセ ラミツク多層配線基板及びシリコン基板上のCu/ボリ イミド配線基板などの配線基板等、この他種々の配線基 板を適用し得る。

【0053】また上述の実施例においては、各電子部品 の各電極をそれぞれ配線基板の対応するランドに接合す ると共に、各電子部品と配線基板とを一体に保持する異 方性導電部材として異方性導電フイルム42を用いた場 合について述べたが、本発明はこれに限らず、各電子部 品の各電極をそれぞれ配線基板の対応するランドに接合 すると共に、各電子部品と配線基板とを一体に保持する 異方性導電部材として、例えば熱硬化性エポキシ樹脂や 熱可塑性のゴム系樹脂と導電性粒子と溶剤とが混合され ツブ34及びチツブ部品36を別個にマザーボード31 20 てなるペースト状の異方性導電フイルムや、例えばAu 及びNi等の金属粒子が分散された異方性導電フィルム を用いてもよい。ペースト状の異方性導電部材を用いる 場合には、スクリーン印刷法を用いてマザーボード31 の一方の面34Aに形成するか、又はデイスペンサ等を 用いて接合面に直接滴下してもよい。

【0054】また上述の実施例においては、各電子部品 の電極が設けられている面と対向する面側を被覆する絶 縁性樹脂としてエポキシ樹脂55及び61を用いた場合 について述べたが、本発明はこれに限らず、各電子部品 ラス転移点温度以下の温度でマザーボード31に仮付け 30 の電極が設けられている面と対向する面側を被覆する絶 縁性樹脂としてこの他種々の絶縁性樹脂を適用し得る。 さらに上述の実施例においては、ランド上に設けられた 電気的接続手段としてはんだボール56、75及びピン 型コネクタ76を用いた場合について述べたが、本発明 はこれに限らず、ランド上に設けられた電気的接続手段 としてこの他種々の電気的接続手段を適用し得る。 [0055]

> 【発明の効果】上述のように本発明によれば、異方性導 電部材を介して各電子部品の各電極をそれぞれ配線基板 の対応するランドに接合すると共に、各電子部品と配線 基板とを一体に保持するようにしたことにより、各電子 部品の間隔は異方性導電部材の切取り精度及び配線基板 に対する位置決め精度に依存しないので、各電子部品の 配置間隔を大幅に狭めることができる。かくして高密度 実装し得る実装基板、電子部品実装方法及び半導体装置 を実現することができる。

【図面の簡単な説明】

【図1】本発明による実装基板の一実施例を示す略線的 断面図(A)及び略線的上面図(B)である。

示す略線的断面図である。

【図3】本発明による半導体装置の一実施例を示す略線 的断面図である。

【図4】他の実施例による実装基板を示す略線的断面図である。

【図5】他の実施例による半導体装置を示す略線的断面 図である。

【図6】他の実施例による半導体装置を示す略線的断面 図である。


【図7】従来の実装基板を示す略線的断面図(A)及び 10 75……はんだボール、76……ピン型コネクタ。 略線的上面図(B)である。 \*

\*【図8】異方性導電フイルムを用いた従来の実装基板を 示す略線的断面図(A)及び略線的上面図(B)であ ス

## 【符号の説明】

30……実装基板、31……マザーボード、34……ベアチツブ、35……パッド、36……チツブ部品、37A、37B……ランド、40……パンプ、42……異方性導電フィルム、50、70……半導体装置、53、73……配線基板、55、61……エポキシ樹脂、56、75……はんだボール、76……ピン型コネクタ。

【図1】








図1 実施例による実装基板の構成

【図2】








図2 実装基板の製造工程

[図3]




図3 実施例による半導体装置の構成




図8 異方性導電フィルムを用いた従来の実装基板の一構成例